3HAC026225-002，3HAC026225-002

存儲(chǔ)層次

 
主-輔存存儲(chǔ)層次 由于計(jì)算機(jī)主存容量相對(duì)于程序員所需要的容量來說總是太小，程序與數(shù)據(jù)從輔存調(diào)入主存是由程序員自己安排的，程序員必須花費(fèi)很大精力和時(shí)間把大程序預(yù)先分成塊，確定好這些程序塊在輔存中的位置和裝入主存的地址，而且還要預(yù)先安排好程序運(yùn)行時(shí)各塊如何和何時(shí)調(diào)入調(diào)出，因此存在存儲(chǔ)空間的分配問題。操作系統(tǒng)的形成和發(fā)展使得程序員盡可能擺脫主、輔存之間的地址定位，同時(shí)形成了支持這些功能的“輔助硬件”，通過軟件、硬件的結(jié)合，把主存和輔存統(tǒng)一成了一個(gè)整體，如圖所示。這時(shí)，由主存、輔存形成了一個(gè)存儲(chǔ)層次，即存儲(chǔ)系統(tǒng)。從整體看，其速度接近于主存的速度，其容量則接近于輔存的容量，而每位的平均價(jià)格也接近于廉價(jià)的慢速的輔存平均價(jià)格。這種系統(tǒng)不斷發(fā)展和完善，就逐步形成了現(xiàn)在廣泛使用的虛擬存儲(chǔ)系統(tǒng)。在系統(tǒng)中，應(yīng)用程序員可用機(jī)器指令地址碼對(duì)整個(gè)程序統(tǒng)一編址，如同程序員具有對(duì)應(yīng)這個(gè)地址碼寬度的全部虛存空間一樣。該空間可以比主存實(shí)際空間大得多，以致可以存得下整個(gè)程序。這種指令地址碼稱為虛地址（虛存地址、虛擬地址）或邏輯地址，其對(duì)應(yīng)的存儲(chǔ)容量稱為虛存容量或虛存空間；而把實(shí)際主存的地址稱為物理地址、實(shí)（存）地址，其對(duì)應(yīng)的存儲(chǔ)容量稱為主存容量、實(shí)存容量或?qū)崳ㄖ鳎┐婵臻g

當(dāng)用虛地址訪問主存時(shí)，機(jī)器自動(dòng)地把它經(jīng)輔助軟件、硬件變換成主存實(shí)地址。查看這個(gè)地址所對(duì)應(yīng)的單元內(nèi)容是否已經(jīng)裝入主存，如果在主存就進(jìn)行訪問，如果不在主存內(nèi)就經(jīng)輔助軟件、硬件把它所在的那塊程序和數(shù)據(jù)由輔存調(diào)入主存，而后進(jìn)行訪問。這些操作都不必由程序員來安排，也就是說，對(duì)應(yīng)用程員員是透明的。 主-輔存層次解決了存儲(chǔ)器大容量要求和低成本之間的矛盾。 在速度方面，計(jì)算機(jī)的主存和CPU直保持了大約一個(gè)數(shù)量級(jí)的差距。顯然這個(gè)差距限制了CPU速度潛力的發(fā)揮。為了彌合這個(gè)差距，僅采用一種工藝的單一存儲(chǔ)器是行不通的，必須進(jìn)一步從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)和組織上去研究。設(shè)置高速緩沖存儲(chǔ)器（Cache）是解決存取速度的重要方法。在CPU和主存中間設(shè)置高速緩沖存儲(chǔ)器，構(gòu)成高速緩存（Cache）-主存層次，要求Cache在速度上能跟得上CPU的要求。Cache-主存間的地址映象和調(diào)度吸取了比它較早出現(xiàn)的主-輔存存儲(chǔ)層次的技術(shù)，不同的是因其速度要求高，不是由軟、硬件結(jié)合而完全由硬件來實(shí)現(xiàn)，如圖所示。
地址映象是指某一數(shù)據(jù)在內(nèi)存中的地址與在緩沖中的地址，兩者之間的對(duì)應(yīng)關(guān)系。

SEALED ALLEN BRADLEY 1771-IBD SERIES B DATE CODE 12/04

SEALED ALLEN BRADLEY 1771-IBD SERIES B DATE CODE 12/06

REXROTH R414000587 REGULATORS

ROSEMOUNT 0444RL2U1A1NA

ROSEMOUNT 3051TG1A2B21AK5M5 PRESSURE TRANSMITTER

PRO-TECH SP15-XT SLIM PANEL DISPLAY

PACIFIC SCIENTIFIC SC403-030-T4

ALLEN BRADLEY 2098-DSD-020X-DN SERIES C

ALLEN BRADLEY 3500-RDO SERIES A

MCDONELL & MILLER 93-7B-HD HEAD MECH

GE FANUC IC697CM711 COMMUNICATIONS COPROCESSOR